设计软件 HDL Verifier™
验证FPGA

设计软件 - HDL Verifier™ - The MathWorks - 验证 / FPGA
设计软件 - HDL Verifier™ - The MathWorks - 验证 / FPGA
设计软件 - HDL Verifier™ - The MathWorks - 验证 / FPGA - 图像 - 2
设计软件 - HDL Verifier™ - The MathWorks - 验证 / FPGA - 图像 - 3
设计软件 - HDL Verifier™ - The MathWorks - 验证 / FPGA - 图像 - 4
设计软件 - HDL Verifier™ - The MathWorks - 验证 / FPGA - 图像 - 5
添加到我的收藏夹
添加到产品对比表
 

产品规格型号

功能
设计, 验证
应用
FPGA

产品介绍

核实VHDL和Verilog使用HDL模拟器和FPGA在这圈测试benchesHDL Verifier™自动地引起试验台Verilog®和VHDL®设计证明的。您能使用MATLAB®或Simulink®直接地刺激您的设计然后分析它的与Xilinx®和Intel® FPGA委员会的反应使用HDL cosimulation或FPGA在这圈。这种方法消除需要创作独立Verilog或VHDL试验台.HDL检验器也引起在从Cadence®,辅导者Graphics®天然地重复利用MATLAB和Simulink模型和Synopsys®的模拟器的组分。这些组分可以使用作为证明验查员模型或作为刺激在更加复杂的试验台环境例如使用普遍证明方法学的那些(UVM)

---

PDF产品目录

The MathWorks 的其他产品

MATLAB® Product Family

* 显示价格为参考价,此价格不含税、不含运费、不含关税,也不包含因安装或投入使用所产生的其他额外费用。参考价格可能因国家、原材料价格和汇率的不同而产生变化。