设计软件 Simulink Design Verifier™

诊断验证

Simulink Design Verifier™ 使用形式化方法来识别模型中隐藏的设计错误。检测模型中导致整数溢出、死逻辑、数组访问越界和被零除的块。可以形式化验证设计符合功能需求。对于每个设计错误或违反设计需求，会生成一个仿真测试用例以供调试。 Simulink Design Verifier 可以生成测试用例用于满足模型覆盖率和自定义目标来扩展已有的基于需求的测试用例。这些测试用例使您的模型满足条件、决策、修改的条件/决策 (MCDC)，以及自定义覆盖率目标。除了满足覆盖目标外，还可以指定自定义的测试目标来自动化产生基于需求的测试用例。 通过 IEC Certification Kit（for ISO 26262 and IEC 61508）和 DO Qualification Kit（for DO-178 and DO-254），可提供对行业标准的支持。