模拟软件 Quartus® Prime Design

设计查看管理

直观的高性能设计环境。从设计输入和合成到优化、验证和模拟，Quartus® Prime 设计软件借助数百万个逻辑元件大幅增强设备的功能，为设计师提供把握新一代设计机遇所需的理想平台。 凭借 Quartus Prime Pro 24.1 中的免费许可证用 Agilex™ 5 FPGA E 系列进行设计。 预生产 Quartus Exploration 仪表板提供 Quartus Prime 软件多个实例的可视化编译结果。 直接从 Quartus Prime 图形用户界面 (GUI) 启动模拟。 利用预编译组件 (PCC) 生成流程加速合成编译时间。 全新合成功能： 利用 RTL linter 工具，转换旧的 RTL 文件，以符合 Verilog/VHDL 标准。 RAM 推理得到改善，并具备抑制 RTL 模块警告的能力。 增强时序分析器功能： 用于高级时序分析的全新脚本编辑选项和核签功能。 在 Chip Planner 中可视化异步 CDC 和时序。 高级链路分析器功能和增强功能： 全新链路构建器 用于自动通道/设备导入和示意图创建的直观 UI。 多通道 S 参数实现自动建立链路，支持增强信号路径管理。 借助高 DPI 监视器实现 GUI 扩展，改善用户体验。 数据查看器改进 FEC 码字错误分析结果。 模拟时间改进： 推出全新 Qrun 和 FEC 模型，加快了模拟时间。 修复了重置排序、PLL 锁定时序和 AIB 中的 AVMM 流量旁路问题。