特点
•嵌入e500核心,最初的奉献物1.2 GHz
–双重急件Superscalar,7阶段管道设计与
故障中问题和施行
–在1333 MHz (估计的Dhrystone 2.1)的3065 MIPS
•36位物理演讲
•改进的硬件和软件调试支持
•双精度嵌入标量和导航浮点
APUs
•内存管理单元(MMU)
•联合L1/L2贮藏所
– L1贮藏所32 KB数据和32 KB指示贮藏所与
线锁支持
– L2贮藏所512 KB (8方式设置了结合);512个KB/256
KB/128 KB/64 KB可以使用作为近程攻击
– L1和L2硬件凝聚
– L2构形作为近程攻击、贮藏所和输入/输出交易
能被藏起来入L2贮藏所地区
•集成DDR记忆控制器有最大的ECC支持,
支持:
– 200 MHz时钟频率(400 MHz数据速率),64位,
2.5V/2.6V输入/输出,DDR SDRAM
•支持DES,3DES,MD-5的集成安全引擎,
SHA-1/2,爱依斯,RSA,RNG,香住港F8/F9和ARC-4
加密算法
•四个在芯片三倍速度以太网控制器(GMACs)
支持10 -和100-Mbps和1 Gbps
Ethernet/IEEE*802.3与御井,RMII,GMII,RGMII的网络,
RTBI和TBI物理接口
– TCP/IP检查和加速度
–先进的QoS特点
•通用输入/输出(GPIO)
•连续RapidIO和PCI表达高速互联
接口,支持
–明确唯一x8的PCI或者明确唯一x4的PCI和
唯一4x连续RapidIO
•在芯片网络(海洋)开关织品
•多PCI接口支持
– 64位PCI 2.2公共汽车控制器(66 MHz,3.3V输入/输出)
– 64位PCI-X公共汽车控制器(133 MHz,3.3V输入/输出),
或者灵活性配置两个32位PCI控制器
•166 MHz,32位,3.3V输入/输出,局部总线有记忆
控制器
---