双核微处理器 PC8572E

特点 • 双嵌入式 e500 内核， 在 1500 MHz 时可扩展至 1.5 GHz — 6897 MIPS（估计速率 2.1） • 36 位物理寻址 • 增强的硬件和软件调试支持 • 双精度浮点单元 • 内存管理单元 • 集成的 L1/L2 缓存 -L1 缓存：32 具有 行锁定支持的 KB 数据和 32 KB 指令缓存 — 共享 L2 缓存：1 MB，具有 ECC — L1 和 L2 硬件一致性 — L2 可配置为 SRAM，缓存和 I/O 事务 可存储到 L2 缓存区域 • 集成的 DDR 内存控制器具有完整的 ECC 支持， 支持： — 333 兆赫时钟速率（667 兆赫数据速率），64 位，1.8V SSTL，DDR2 SDRM -400 兆赫时钟速率（高达 800 兆赫的数据速率），64 位， 1.5V SSTL，DDR3 SDRM • 应用加速平台 -先进的 TLU -集成安全引擎，支持 DES，3DES，MD-5，MD，MD-5，SHA，SHA，SH A，SHA，SHA，RA，RA, RNG, 霞美F8/F9 和 ARC-4 加密算法 — 集成 PME（正则表达式） — 数据包通缩 引擎 — 带异动集成安全引擎 • 四个芯片、支持 10 和 100 Mbps 的三速以太网控制器，以及支持 M II、RMII、RGMII、RGMII、RTBI 的1Gbps 以太网/IEE 802.3 网络 和 TBI 物理 接口和 IEEE 1588 — TCP/IP 校验和加速和先进的 QoS 功能 — 无损流量控制 • 通用I/O • 串行 Rapidio 和 PCI 高速互连 接口 • 片上网络（海洋）交换机结构 • 133 MHz，32 位，3.3V I/O，本地 带存储器 控制器的总线 • 双集成 DMA 控制器 • 双 I 2 C 和 DUArts • 可编程中断控制器 • IEEE 1149.1 JTAG 测试访问端口 • 1.1V 内核电压，带3.3V/2 .5V/1 .8V I/O • 1023 引脚 PBGA 封装