可编程的 FastDSP 音频处理器
高达 768 kHz 的采样率
双二阶滤波器、限制器、音量控制、混频
Tensilica HiFi 3z DSP 内核
每周期四 MAC:24 x 24 位乘法器和 64 位累加器
灵活的电源运行模式:24.576 MHz、49.152 MHz、73.728 MHz 和 98.304 MHz
336 kB 总存储器
JTAG 调试和回溯
低延迟 24 位 ADC 和 DAC
106 dB SNR(信号通过具有 A 加权滤波器的 ADC)
110 dB 综合 SNR(信号通过具有 A 加权滤波器的 DAC 和耳机)
用于最大 24 级均衡器的可编程双精度 MAC 引擎
8 kHz 至 768 kHz 的串行端口采样率
模拟输入至模拟输出的群延时为 5 μs (fS = 768 kHz),带 FastDSP 旁路(零指令)
3 个差分或单端模拟输入,可配置为麦克风或线路输入
8 个数字麦克风输入
模拟差分音频输出可配置为线路输出或麦克风驱动器
2 个 PDM 输出通道
支持 30 kHz 至 36 MHz 范围内任何输入时钟频率的 PLL
4 通道异步采样速率转换器 (ASRC)
2 个 16 通道串行音频端口,支持 I2S、左对齐、右对齐或高达 TDM16 (在 Turbo 模式下为 TDM12)
8 个内插器和 8 个抽取器,具有灵活路由
电源
模拟 AVDD 为 1.8 V(典型值)
数字 I/O IOVDD 为 1.1 V 至 1.98 V
0.85V 至 1.21V 时的数字 DVDD
在 1.8 V(典型值)下,耳机 HPVDD
在 1.2 V 至 HPVDD 下,耳机 HPVDD_L
控制/通讯接口
I2C、SPI, 或 UART 控制端口
主四路 SPI (QSPI)
UART 通信端口
从 QSPI 闪存自启动
灵活 GPIO 和 IRQ
56 球 0.35 mm 间距 2.980 mm × 2.679 mm WLCSP